خبير تصميم الرقائق (تصميم RTL والتحقق)

نظرة عامة على الدور

تعمل Mercor مع مختبر ذكاء اصطناعي رائد على مهام تصميم الرقائق المستخدمة في تدريب نماذج الذكاء الاصطناعي وتقييمها. نحن نبحث عن مهندسي تصميم RTL والتحقق ذوي الخبرة لمراجعة هذه المهام.

كل مهمة هي مشكلة واقعية في هندسة الأجهزة الإلكترونية، مثل تصميم كتلة RTL أو إصلاحها أو كتابة بيئة اختبار لها. وتأتي كل مهمة مع مواصفات وملفات بداية وحل مرجعي واختبارات آلية.

ما ستقوم به

• مراجعة كل مهمة من البداية إلى النهاية: المواصفات وملفات البداية والحل المرجعي والاختبارات.
• التأكد من أن المهمة عادلة وقابلة للحل: أن الحل المرجعي ينجح، وأن كل ما تتحقق منه الاختبارات يمكن استنتاجه من المواصفات.
• اكتشاف العيوب: مواصفات غامضة، واختبارات تسمح بنجاح تصاميم خاطئة أو ترفض تصاميم صحيحة، وإجابات مسربة، ومهام أسهل مما تبدو عليه.
• الحكم على مدى صعوبة المهمة وهل تتحدى أفضل نماذج الذكاء الاصطناعي الحالية.
• كتابة ملاحظات واضحة ومحددة واقتراح حلول، والمساعدة في صياغة أفكار مهام جديدة.

من نبحث عنه

• خبرة عملية لمدة 5+ سنوات على الأقل في تصميم RTL أو التحقق منه في الصناعة (أشباه الموصلات أو FPGA أو EDA أو ما يشابهها).
• مهارات قوية في Verilog وSystemVerilog، وخبرة في المحاكاة وبيئات الاختبار.
• القدرة على قراءة شيفرة Python الخاصة بالاختبارات وفهمها والاستدلال عليها.
• مراجع دقيق ومتشكك يستطيع أن يشرح كتابياً سبب تعطل المهمة أو سهولتها المفرطة.

من المزايا الإضافية: الخبرة في أدوات EDA مفتوحة المصدر (مثل Icarus Verilog وVerilator وYosys وcocotb)، أو التحقق الرسمي، أو مراجعة معايير تقييم نماذج الذكاء الاصطناعي.

التفاصيل

• عن بُعد ومرن، بمعدل 15, 20 ساعة تقريباً في الأسبوع.
• بمقابل $100 في الساعة.
• يبدأ فوراً.